This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

CLIPPEDIMAGE= JP401106456A

PAT-NO: JP401106456A

DOCUMENT-IDENTIFIER: JP 01106456 A

TITLE: SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

PUBN-DATE: April 24, 1989

INVENTOR-INFORMATION:

NAME

KURODA, HIROSHI TAKASE, YOSHIHISA

ASSIGNEE-INFORMATION:

NAME

MATSUSHITA ELECTRIC IND CO LTD

COUNTRY

N/A

APPL-NO: JP62263435

APPL-DATE: October 19, 1987

INT-CL (IPC): H01L023/50; H01L023/28

US-CL-CURRENT: 257/666,257/787

ABSTRACT:

PURPOSE: To make an electrode terminal not to come off due to external force and thermal strain by providing the end surface of a lead frame substrate with a stair part having more than one step and performing molding with sealing

resin in a shape of covering the stair part.

CONSTITUTION: An IC chip 16 is mounted on the other main surface 14 of a die pad 11, and a pad of the IC chip and the other main surface 14 of an electrode terminal 12 are bonded with a wire 17 so as to be continuously molded with sealing resin 18 on the almost level with one main surface 13 by a transfer method so that the electrode terminal and the main surface 13 of the die pad 11 may be exposed. At this time, a stair part 15 provided on a lead frame 20 is also covered with sealing resin 18. Thereby, a reinforcing bar

19 exposed to an end surface of sealing resin 18 is also of the same projection type so as to have very strong structure against coming-off even to external

have very strong structure against coming-off even to external force.

四公開特許公報(A)

平1-10

Mint Cl.4

紐別記号

庁内整理番号

❷公開 平成1年(19

23/50 23/28 H 01 L

G-7735-5F A-6835-5F

審査請求 未請求 発明の数 1

半海体集積回路装置 ❷発明の名称

> 图 昭62-263435 创特

. 会出 - 頭 昭62(1987)10月19日

网络明者 伊州 明 者

四代 理 人

啓 久 摄

大阪府門真市大字門真1006番地 松下電器産業 大阪府門東市大学門真1006番地 松下電器座菜

窩 の出版人

松下電器虛業株式会社 **弁理士** 中尾 · 敏男 大阪府門真市大字門真1006番地

外1名

1、晃明の名称

华华体集教园路装置

2、 特許請求の範囲

複数の質症量子を有するリードフレームの一主 面の面積が、他の主面より終く、とのリードフレ - 4の新衛形状は少なくとも1段以上の収益を持 つ数差部を有するものでもり、半等体象数回路は 他の主部にマケントされ、少なくとも電気電子の 一主面を舞出した形で一主面と弦弦平道に針止機 繋が成形されている中等体集表図器装置。

3、発明の評価を説明

主義上の利用分野

本見明は半導体集製団館をパッケージした半導 体条数認路数量に関するものである。

従来の社会

ポータブルな情報ファイルとしてのICカード はカードの一部化メモリ、マイクロブロセッサを 有する牛導体集務回路製體を復込んで、リーダー ライクを介して情報を書き込み、数多出し、信去 **する複雑値を持っているが、180規格** カード駆みは最大 0.84 ミリとされてかり 半導体集放回路装置は更に買くしかも厚み 強く要求される。

益初半導体集鉄図路製製の蓄板はガラス シを基体とする質価基板が主義であったが スエポキシ苗板では10カード用牛等体長! 単世に要求する厚み特定を十分に領足させ てはなかった。

モヒマガラスニポキシ苗根の代りに厚か! とく中級体長数認知鉄電の背厚の厚み領収 させられるリードフレームを基板とする「 ド用半導体象数間筋鼓量が提案された。とく カード用件媒体集務回路装置の構造を育る! し奴男する。

複数本の電磁性子1とダイパッド2を有っ ードフレーム8の上記ダイバッド2に10: コがマクントされ、上記10チップ3のパ: (因示せず)と上記電極端子1がワイヤ4~ されてかり、少せくとも上記電板は子りの一 5 を貫出した形で、しかも上記一主節5 とほぼ平 組化対止樹脂 がトランスファ成形性化より成形 された 途となっている。

発明が解決しようとする問題点

とのような半導体集制四部装置に用いるリードフレームBの厚味は、半導体集制回路装置に健康の制限があることからの、1 5くり以下が通常用いられる。ところが針止根間 6 とリードフレーム 8

なる。との状態でカード化しカードの携帯中あるいは使用中に何らかの異物が切断面にできたパリ、あるいは電極端子自体にひっかかり電極端子をはがしてしまり可能性がある。とのように電極端子がはがれたり、変形すると10カードとしての機能が全く失なわれることになる。

本発明は上記問題点を載う、外的な力、無ひず み等に対しても電極性子がはがれて使用不能にな ちないようなリードフレームの構造を提供するも のである。

問題点を解決するための手数

そして上記問題点を解決する本発明の技術的手段は、リードフレームの一主面の面積を他の主面より狭くし断面形状を凸型として一主面とほぼ平坦に針止徴頭を庇形し、リードフレームの韓面を所定の距離、厚さでほぼ全辺にわたって針止樹脂で覆りように構成したものである。

作用

との構成により電極端子のほぼ全辺が対止樹原 でかかわれているととから、電極端子を刺す外部 の他の主面でとの密着性を強化するために、リー アフレーム8の新缶をテーパ加工し、わずかに針 止例類 セリードフレーム8を覆う形としている が、リードフレームBの厚味が 0.1 5 ミリと非常 **に即いため、針止樹脂 6 でリードフレーム の**強 面を一部覆り形とした場合でもせいぜい厚味分の 0.16ミリ在底しか覆うことがでもず、堆面化テ ーパをつけても封止樹脂もに対するリードフレー ム8の密度強度を著るしく向上させるととはでき なかった。また前にも述べたが封止側取られば離 形刻が入っているため、リードフレームBとの世 着性が悪く、何えば熱衡単試験を行った時に発生 **する私的ひずみによりリードフレーム8が割れる** 可能性も生じてくる。更にトランスファ成形装り ードフレーム8の補強パーを針止視点6の端面に 拾ってほぼ平坦に全型にて切断して包片の半導体 集教図路装置にするわけであるが、補強パーの切 断菌は金型で切断する際、わずかなパリが発生す ることと、完全に針止樹脂6の蝿面と平坦にする ことは不可能で、わずかに切断菌が突を出る形と

からの力が加わらず、また熱衡等以放等による熱 ひずみに対しても電極娘子が刺れることがないた め信頼性の高い半導体集積回路装置を作ることが 可能となる。

衰热例

以下本発明の一実施例について発売のでは、 の解達をみたり、 第2世紀のに、 第2世紀のに、 第2世紀のでは、 第2世紀のでは、 第2世紀のでは、 第2世紀のでは、 第2世紀のでは、 第2世紀のでは、 第3世紀のでは、 る構造のリードフレームである。とのリードフレーム20の作数方法は一実施例として、まずブレス機でストレートにパンチングした後続いて別の会置を用い同じくブレス機によりリードフレーム20の韓田のみをブレスし所定の量だけ設差部18を作った。他の方法としてエッテングによる方法でも同様の設差部15を作ることは可能である。以上の説明はICチップを塔敷するダイパッド11を有するリードフレーム20かのリードフレームでもかまわない。

以上述べた取付をリードフレーム20を用いた 半導体集級回路装置の製造プロセスを第3回を~ のに示す。とれは第2回のAーAの所面を扱わす ものである。ダイパッド110他の主面14に ICテップ16をマウントし、上記ICテップ16 のパッド(四示せず)と上記電を選子12の他の 主面14をワイヤ17で接続し(第3回を)、狭いてトランスファ成形性にて上記電極端子12、 及びダイパッド110一主面12を算出させるご

のではなく、パンプを利用したフリップチップポンディング万式でもかまわない。また同時にリードフレーム20の他の主面側をエッチング、サンドプラストメッキ法等で相面化処理が施とされていても良い。更にダイパッド11が無くICチップ16が電磁子12にかかるようなリードフレーム20を用いる場合はICチップ16をマウントするダイポンド物質は絶縁性であることはいうまでもない。

発明の効果

本発明の半導体集費回路装置はリードフレーム 基板の増配に1 放以上の収差部を設け、収差部を 被う形で針止倒断にて成形しているため、外的な 力にも電極端子は剥れにくく、私衝撃試験等の私 ひずみに対しても、電極端子ははがれないととか 5、信頼性の高いものを得るととが可能となる。

4、図面の簡単な説明

第1 図は本発明の半導体集技画路装置の一実施 例にかける電便電子部の拡大系技図、第2 図 ± . b は本発明に用いたリードフレームの構造を示す

とく、上記一主面13とほぼ平坦に対止制能18 で収形する(禁る回り)。との時リードフレーム 20亿数付与九九数差部156上配射止樹脂18 で度われる形となる。更に全世を用いて上記針止 樹脂1 の強節に沿って補強パー1 を切断して 個片の半導体集鉄図路鉄像とする(第3回c)。 以上のべた半導体無限回路鼓量の電振端子部の拡 大圀を焦1図に示す。この第1回によれば電極順 子12の一主菌と針止樹脂18はほぼ平坦に成形 されてショ、針止樹脂18に埋及した電極端子12 の一郎は、鵞出している一主面より広がっている 構造となっている。とのととは、電磁増子12の 雄菌に形成されている製芸部15を完全に対止徴 置18が覆っていることになり、針止復竄18の 雑節に露出している補強パー19も同様の凸型で あることから外的な力に対しても非常に刺れに弦 い棋法となっている。

以上述べてもた実施例の中でICチップ16の パッドと包括第子12の表観にワイヤ11を用い ているが、ワイヤーポンディング法に議定するも

上面図と断面図、第3월を~cは本発明の半導体 集技図路装置の製造フローを示す断面図、第4월 は従来のリードフレームを用いた半導体集装回路 装置の制造を示す断面図である。

12……電極指子、13……一主面、14…… 位の主面、15……収益部、16……ICチップ、 17……ワイヤ、18……対止複節、19……補 弦パー、20……リードフレーム。

代理人の氏名 弁取士 中 尾 駄 男 ほか1名



